Читать реферат по схемотехнике: "ЭТПиМЭ" Страница 2

назад (Назад)скачать (Cкачать работу)

Функция "чтения" служит для ознакомления с работой. Разметка, таблицы и картинки документа могут отображаться неверно или не в полном объёме!

Логический элемент НЕ.

D5 - KP1533ЛН1

Параметры:

Епит = 5,5 В

I1пот = 1,1 мА

I0пот = 4,2 мА

D5D4D2D1

1.5. Электрическая принципиальная схема ЦУ.

D3

С учетом выбранных микросхем внесем в формальную схему некоторые изменения (с целью минимизировать количество микросхем).

D4D3D1D5D2111111

1.6. Расчет потребляемой мощности и времени задержки.

1.6.1. Потребляемая мощность.

Pпот = Pпот D1 + Pпот D2 + Pпот D3 + Pпот D4 + Pпот D5 = 29.5 + 39 + 16 + 16 + 13.25 = 113.75 мВт

113.75 < 120 - Условие задания выполняется.

1.6.2. Время задержки распространения.

Для расчета времени задержки возьмем самый длинный путь от входа к выходу. Например от входов х2х3 до выхода y2. Тогда:

tз.р. = tз.р. D5.2 + tз.р. D2.1 + tз.р. D3.2 = 9.5 + 10.5 + 34.5 = 54,5 мВт

54,5 < 60 - Условие задания выполняется.

Ч а с т ь 2

2.1. Расчет базового элемента цифровой схемы.

Для трех комбинаций входных сигналов составим таблицу состояний всех активных элементов схемы.

2.1.1. Комбинация: Х1 = Х2 3 = Х4 = 1.

Если на все входы многоэмиттерного транзистора VT1 поданы напряжения логической 1, то эмиттеры VT1 не получают открывающегося тока смещения (нет разности потенциалов). При этом ток, задаваемый в базу VT1 через резистор R1 , проходит от источника Eпит в цепь коллектора VT1, смещенного в прямом направлении, через диод VD1 и далее в базу VT2. Транзистор VT2 при этом находится в режиме насыщения (VT2 - открыт) в точке B Uб=0,2 В (уровень логического нуля). Далее ток попадает на базу VT4 и открывает VT4 на выходе схемы 0.

2.1.2. Комбинация: Х1 = Х2 3 = Х4 = 0.

Когда на входы многоэмиттерного транзистора VT1 поданы уровни логического нуля переходы база - эмиттер смещаются в прямом направлении. Ток, задаваемый в его базу через резистор R1 проходит в цепь эмиттера. При этом коллекторный ток VT1 уменьшается, поэтому транзистор VT2 закрывается. Транзистор VT4 также закрывается (т.к. VT2 перекрыл доступ тока к базе VT4). На выход, через открытый эмиттерный переход VT3 попадает уровень логической единицы - на выходе 1.

2.1.3. Любая иная комбинация.

Например: Х1 = 1;Х2 = 0;Х3 = 1;Х4 = 1

Когда хотя бы на один любой вход многоэмиттерного транзистора VT1 подан уровень логического нуля соответствующий (тот на который подан 0) В переход база-эмиттер смещается в прямом направлении (открывается) и отбирает базовый ток транзистора VT2. Получается ситуация как в пункте 2.1.1.

2.2. Таблица состояний логических элементов схемы.

Х1

Х2

Х3

Х4

Uвх1

Uвх2

Uвх3

Uвх4

VT1

VT2

VT3

VT4

Uвых

Y

1

1

1

1

5

5

5

5

Закр

откр

закр

откр

0,2

0

0

0

0

0


Похожие работы

 
Тема: ЭТПиМЭ
Предмет/Тип: Электротехника (Реферат)

Интересная статья: Основы написания курсовой работы