Читать курсовая по электротехнике: "Многофункциональное арифметико-логическое устройство" Страница 3

(Назад) (Cкачать работу)

На основе анализа получающихся результатов в конце исполне­ния определенных команд схемы управления формируют признак результата ПР, который в виде двухразрядного кода условия заносится в слово состояния программы ССП.

Переход к управле­нию исполнением каждой очередной команды строится по асинх­ронному принципу. При наличии в процессоре командной и пре­образуемойинформации действия в АЛУ по выполнению следую­щей операции могут начинаться сразу после завершения предыду­щей операции. Для этого в схемах управления АЛУ формируется сигнал конца операции СКО. Управление выполнением следующей операции начинается по сигналу начала операции СНО, выраба­тываемому в схемах центрального управления процессора.

В регистры Р операнды для очередной операции выбираются либо из местной оперативной памяти (регистров общего назначе­ния РОН или регистров для операндов с плавающей запятой РПЗ), либо из основной оперативной памяти ООП. Результаты операций из регистров АЛУ отсылаются также в РОН, РПЗ или ООП.

Рисунок 2 – Многофункциональное АЛУ. Проектирование АЛУ включает в себя выбор кодов для представления данных, определение алгоритмов выполнения от­дельных операций, структур операционных блоков и реализуе­мых в них наборов микроопераций. Затем производят объедине­ние отдельных операционных блоков и соответствующих наборов микроопераций в один многофункциональный операционный блок или несколько блоков для отдельных групп операций. В многофункциональных АЛУ операции над числами с фиксиро­ванной и плавающей точками, десятичными числами и алфавит­но-цифровыми полями выполняются в основном одними и теми же схемами, коммутируемыми соответствующим образом. На рисунке 2 приведена схема многофункционального АЛУ для вы­полнения совокупности арифметических и логических операций. Регистровая часть АЛУ, в которой размещаются операнды или результаты действий над ними, в основном состоит из 8-разрядныхрегистров Рг1, Рг2, Рг21, Рг3, РгА, РгВ, РгСм и 4-разрядных — PгC, PгD, PгСч1. Кроме этого, имеется еще ряд мало-разрядных регистров и множество триггеров, не показанных на рисунке. Они предназначаются для запоминания различных кодов, сигналов, отражающих различные состояния, условия, результаты анализа преобразуемой информации, необходимые для правильного выполнения арифметических, логических и др. операций. Эти регистры и триггеры можно отнести к операционной части АЛУ, основу которой составляют сумматор См, схема СОЛО, сумматор для выполнения операций двоично-десятичной арифметики СмДес.

При сложении чисел с фиксированной точкой в рассматриваемой схеме загрузка РгВ происходит от Рг2 ввиду того, что связь от ШИВх к Рг2 и далее к РгВ должна существовать из-за необходимости реализации умножения. Сумма частичных произведений за­носится в РгВ не непосредственно из РгСм, а через РгЗ, так как загрузка РгЗ необходима при выполнении сложения чисел с пла­вающей точкой и т. п.

Операции двоично-десятичной арифметики в данном АЛУ производятся при помощи двоично-десятичного сумматора СмДес

Похожие работы