- 1
- 2
- 3
- . . .
- последняя »
Министерство Высшего и Среднего Специального
Образования Республики Узбекистан Наманганский Инженерно-Педагогический Институт Факультет: «Информатика» Кафедра: «Информатика и Информационные Технологии» ЛАБОРАТОРНАЯ РАБОТА На тему: «Шифраторы, дешифраторы, триггеры» Выполнил: Студент группы 4-ИАТ-2000
Черкасов Андрей Викторович Наманган-2003
ШИФРАТОРЫ И ДЕШИФРАТОРЫ
В ЭВМ, а также в других устройствах дискретной техники часто возникает необходимость в преобразовании n-разрядного двоичного кода в одноразрядный код с основанием Е=2n или обратного преобразования. Логические устройства, осуществляющие такие преобразования, называются соответственно дешифраторами и шифраторами. Ниже рассмотрим примеры построения шифраторов и дешифраторов на ПЭ (пороговые элементы) и ФН (формальные нейроны).
Сначала рассмотрим схемы дешифратора. Для преобразования n-разрядного двоичного кода дешифратора обычно строится на 2n клапанах (элемент И), каждый из которых имеет n выходов. На входы клапанов подаются наборы двоичных переменных (аргументы), причём прямые значения переменных снимаются с единичных выходов соответствующих триггеров, а инверсные значения – с нулевых выходов. Если n небольшое число, то схема получается однокаскадной и для построения такого дешифратора, требуются ровно 2n элементов. Если же n большое, а число входов клапана ограничено, то схема получается многокаскадной (многоступенчатой) и для построения такого дешифратора требуется значительное количество элементов.
Аналогичное положение имеет место и в случае построения дешифраторов на ПЭ и ФН. Для построения дешифратора на ПЭ в простейшем случае можно взять ПЭ, реализующий функцию И, и построить схему, полностью идентичную схеме на клапанах. При этом пользуются как прямые, так и инверсные значения аргументов, так как дешифратор реализует систему функций
(1-1)
Рис. 1. СинхронныйРис. 2. Асинхронныйдешифратор на тридешифратор на три входавхода
При увеличении разрядности дешифрируемого двоичного кода, чтобы построить одноступенчатую схему, элемент придётся усложнить.Так, если , то в качестве основного элемента дешифратора можно применить ФН, который используется в других устройствах как приёмный элемент. В этом ФН входные элементы ИЛИ можно рассматривать как элементы И при негативной логике. Снимая информацию с инверсного выхода ФН на подобных элементах, можно реализовать функцию (1-1) дешифратора.
На рисунке 1 показана схема трёхвходового дешифратора на ПЭ. Характерная особенность этого дешифратора в том, что он использует только прямые значения аргументов и работает по синхронному принципу. Если на шину С подан высокий потенциал, то дешифратор открыт и работает надлежащим образом; если же на этой шине имеется низкий потенциал, соответствующий логическому 0, то дешифратор закрыт (блокирован) и на всех его выходах имеются нули. Очевидно, если убрать шину синхроимпульсов и снизить пороги элементов на единицу, то получим асинхронный дешифратор с выходными двухвходовыми элементами.
На рисунке 2 показан другой вариант асинхронного двоично-восьмеричного дешифратора, в котором используются только прямые значения аргументов. Однако недостатком, как этой, так и предыдущей схемы можно
- 1
- 2
- 3
- . . .
- последняя »
Похожие работы
Тема: Шифраторы, дешифраторы, триггеры |
Предмет/Тип: Информатика, ВТ, телекоммуникации (Другое) |
Тема: Шифраторы, дешифраторы, триггеры |
Предмет/Тип: Другое (Другое) |
Тема: Шифраторы, дешифраторы, триггеры |
Предмет/Тип: Информатика, ВТ, телекоммуникации (Реферат) |
Тема: Дешифраторы и шифраторы |
Предмет/Тип: Электротехника (Лекция) |
Тема: Шифраторы и дешифраторы |
Предмет/Тип: Информатика, ВТ, телекоммуникации (Реферат) |
Интересная статья: Быстрое написание курсовой работы